GS8662D36BD-250 SRAM 1.8 또는 1.5V 2M x 36 72M SRAM종합회로 IC
분류:
집적 회로 IC
가격:
Email us for details
결제 방법:
페이팔, TT, 웨스턴 유니온
사양
날짜 코드:
최신 코드
선박:
DHL/UPS/Fedex
조건:
신규*원본
보증:
365일
납 없는:
로스 준수
선행 시간:
즉시 배송
패키지:
BGA-165
증가하는 방식:
SMD/SMT
소개
GS8662D36BD-250 SRAM 1.8 또는 1.5V 2M x 36 72M
| GSI 기술 | |
| 제품 카테고리 | SRAM |
| RoHS: | N |
| 72 Mbit | |
| 2 M x 36 | |
| 250 MHz | |
| 병렬 | |
| 1.9V | |
| 1.7V | |
| 730mA | |
| 0 C | |
| + 70C | |
| SMD/SMT | |
| BGA-165 | |
| 트레이 | |
| 브랜드: | GSI 기술 |
| 메모리 타입: | DDR |
| 습도에 민감함: | 네 |
| 제품 종류: | SRAM |
| 시리즈: | GS8662D36BD |
| 하위 분류: | 메모리 및 데이터 저장 |
| 상표명: | 시그마 쿼드-II |
| 종류: | 시그마 쿼드-II |
GS8662D36BD는 분리 I / O를위한 Sigma Quad-II SRAM 핀 아웃 표준에 따라 제작되었습니다.
동시 SRAM입니다. 75개입니다.497,472비트 (72Mb) SRAM GS8662D36BD 시그마 쿼드 SRAM
저전력, 저전압 HSTL I/O SRAM의 한 구성 요소일 뿐입니다.
경제적인 고성능 네트워크 시스템을 구현하는 데 필요했습니다.
주요 특징
- 동시 읽기 및 쓰기 시그마 쿼드TM 인터페이스
- JEDEC 표준 핀 아웃 및 패키지
- 이중 이중 데이터 레이트 인터페이스
- 바이트 입력 시간에 샘플링 된 제어기 작성
- 4 읽기 와 쓰기
- 1.8 V +100/?? 100 mV 주력 전원 공급
- 1.5V 또는 1.8V HSTL 인터페이스
- 파이프라인 읽기 작업
- 완전히 일관된 읽기 및 쓰기 파이프라인
- 프로그램 가능한 출력 드라이브 강도를 위한 ZQ 핀
- IEEE 1149.1 JTAG를 준수하는 경계 스캔
- 현재 144 Mb 장치와 핀 호환
- 13mm x 15mm, 165 FPBGA
- RoHS를 준수하는 165-bump BGA 패키지
- 64MB 또는 72MB 제품군
- SCD x36 인터레블 파이프라인 모드로 기본 설정
동시 읽기 및 쓰기 SigmaQuadTM 인터페이스• JEDEC 표준 핀아웃 및 패키지• 듀얼
이중 데이터 속도 인터페이스• 바이트 기록 제어 샘플링 데이터 시간• 4 읽기 및 기록의 폭발•
1.8V +100/ ∼100mV 코어 전원 공급 장치• 1.5V 또는 1.8V HSTL 인터페이스• 파이프 라인 읽기 동작• 완전히 일치
읽기 및 쓰기 파이프 라인• 프로그래밍 가능한 출력 드라이브 강도를 위한 ZQ 핀• IEEE 1149.1 JTAG를 준수 한계
스캔• 현재 144 Mb 장치와 핀 호환• 165-봉, 13 mm x 15 mm, 1 mm 붐 피치 BGA 패키지•
RoHS를 준수하는 165-bump BGA 패키지 사용 가능 SigmaQuadTM 가족 개요 GS8662D08/09/18/36BD
시그마 쿼드-II SRAM 핀아웃 표준을 준수하여 만들어집니다. 별도의 I/Osinchronous SRAM을 위해.
그들은 75살입니다.497GS8662D08/09/18/36BD SigmaQuad SRAM는
낮은 전력, 낮은 전압HSTL I/O SRAM의 가족
경제적인 고성능 네트워크 시스템
가격 요구를 보내세요
주식:
MOQ:
1pcs
