GS8320Z36AGT-200 SRAM 2.5 또는 3.3V 1M x 36 36M 통합 회로 IC
분류:
집적 회로 IC
가격:
Email us for details
결제 방법:
페이팔, TT, 웨스턴 유니온
사양
날짜 코드:
최신 코드
선박:
DHL/UPS/Fedex
조건:
신규*원본
보증:
365일
납 없는:
로스 준수
선행 시간:
즉시 배송
패키지:
BGA-165
증가하는 방식:
SMD/SMT
소개
GS8320Z36AGT-200 SRAM 2.5 또는 3.3V 1M x 36 36M
| GSI 기술 | |
| 제품 카테고리 | SRAM |
| RoHS: | 세부 사항 |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200MHz | |
| 병렬 | |
| 3.6V | |
| 2.3V | |
| 205mA, 240mA | |
| 0 C | |
| + 70C | |
| SMD/SMT | |
| TQFP-100 | |
| 트레이 | |
| 브랜드: | GSI 기술 |
| 메모리 타입: | SDR |
| 습도에 민감함: | 네 |
| 제품 종류: | SRAM |
| 시리즈: | GS8320Z36AGT |
| 18 | |
| 하위 분류: | 메모리 및 데이터 저장 |
| 상표명: | NBT SRAM |
| 종류: | NBT 파이프라인/공류 |
T
GS8320Z36AGT는 36Mbit 동기적 정적 SRAM입니다. GSI의 NBT SRAM는 ZBT, NtRAM, NoBL 또는 다른
파이프 라인된 읽기/두 번 늦은 쓰기 또는 읽기/한 번 늦은 쓰기 SRAM을 통한 흐름, 사용 가능한 모든 버스 대역폭을 사용할 수 있도록
장치가 읽기에서 쓰기 사이클로 전환 할 때 선택 중지 주기를 삽입 할 필요성을 제거함으로써.
동시 장치, 주소, 데이터 입력, 읽기/쓰기 제어 입력 등이 입력 시계의 상승 가장자리에 기록됩니다.
퍼스트 오더 제어 (LBO) 는 적절한 작동을 위해 파워 레일에 묶여야 합니다. 비동기 입력에는 잠자리 모드가 포함됩니다.
enable (ZZ) 및 Output Enable. Output Enable는 출력 드라이버의 동기 제어 및
RAM의 출력 드라이버를 언제든 끄십시오. 쓰기 주기는 내부적으로 자동 타이밍되고 RAM의 상승 가장자리에 의해 시작됩니다.
이 기능은 비동기 SRAM에 의해 요구되는 복잡한 칩 출력 펄스 생성을 제거하고 단순화합니다.
입력 신호 타이밍: GS8320Z36AGT는 사용자가 파이프라인 또는 흐름 방식으로 작동하도록 구성할 수 있습니다.
파이프 라인 싱크론 장치로 작동하는, 즉, 상승 가장자리에 추가로 입력 캡처 트리거 레지스터
신호, 장치는 상승 가장자리 트리거 출력 레지스터를 포함합니다. 읽기 주기에, 파이프 라인 SRAM 출력 데이터는 일시적으로
접근 사이클 동안 가장자리 트리거 출력 레지스터에 의해 저장되고 다음 상승에서 출력 드라이버에 출시
GS8320Z36AGT는 GSI의 고성능 CMOS 기술로 구현되었으며
JEDEC 표준 100핀 TQFP 패키지
주요 특징
- NBT (노 버스 터너 어워드) 기능은 0 대기 읽기 쓰기 읽기 버스 활용을 허용합니다. 모두와 완전히 핀 호환
- 튜브로 연결되고 NtRAMTM, NoBLTM 및 ZBTTM SRAM을 통해 흐른다.
- 2.5V 또는 3.3V +10%/~10% 주력 전원 공급
- 2.5V 또는 3.3V I/O 공급
- 사용자 설정 가능한 파이프라인 및 흐름 모드
- 선형 또는 간격 폭발 모드의 LBO 핀
- 2Mb, 4Mb, 8Mb 및 16Mb 장치와 호환되는 핀
- 바이트 기록 작업 (9 비트 바이트)
- 3 칩은 쉽게 깊이 확장을 위해 신호를 활성화
- ZZ 핀 자동 전원 차단
- RoHS를 준수하는 100 점 TQFP 패키지 사용 가능
가격 요구를 보내세요
주식:
MOQ:
1pcs
