EP2S30F672I5N 향상된 구성 (EPC) 장치 통합 회로 IC
분류:
집적 회로 IC
가격:
Email us for details
결제 방법:
페이팔, TT, 웨스턴 유니온
사양
날짜 코드:
최신 코드
선박:
DHL/UPS/Fedex
조건:
신규*원본
보증:
365일
납 없는:
로스 준수
선행 시간:
즉시 배송
패키지:
FBGA672
증가하는 방식:
SMD/SMT
소개
EP2S30F672I5N 향상된 구성 (EPC) 장치 통합 회로 IC
| 알테라 | |
| 제품 카테고리 | 향상된 구성 장치 |
| RoHS: | 세부 사항 |
| SMD/SMT | |
| FBGA672 | |
| 브랜드: | 텍사스 인스트루먼트 |
| 제품: | 향상된 구성 장치 |
| 제품 종류: | 향상된 구성 장치 |
| 하위 분류: | PMIC - 전력 관리 IC |
| 종류: | 향상된 구성 장치 |
| 단위 무게: | 0.001270 온스 |
특징EPC 장치는 다음과 같은 특징을 제공합니다:
■ 알테라 ACEX 1K, APEX 20K (APEX 20K, APEX 20KC,
그리고 APEX 20KE), APEX II, Arria?? GX, Cyclone??,Cyclone II, FLEX?? 10K (FLEX 10KE와 FLEX 10KA를 포함하여),
수은, 스트라틱스 II, 스트라틱스 II GX 장치
■ 구성 데이터 저장용으로 4MB, 8MB 및 16MB 플래시 메모리를 포함합니다
■ 칩 상의 압축 해제 기능은 실제 구성 밀도를 거의 두 배로 증가시킵니다.
컨트롤러 다이가 단일 스택 된 칩 패키지로 결합
■ 외부 플래시 인터페이스는 플래시와 외부 프로세서 접속을 지원합니다.
메모리 부분
■ 외부 플래시 인터페이스를 이용한 플래시 메모리 블록 또는 섹터 보호 기능
■ EPC4 및 EPC16 장치에서 지원
■ 전체 시스템에서 최대 8개의 구성으로 원격 및 로컬 재구성을 위한 페이지 모드 지원
■ Stratix 시리즈 원격 시스템 구성 기능과 호환됩니다.
DCLK 사이클 당 8비트 데이터 출력
■ 알테라 FPGA의 진정한 n 비트 동시 구성 (n = 1, 2, 4, 8) 을 지원합니다.
핀 선택 가능한 2ms 또는 100ms 전원 켜기 재설정 시간 (POR)
■ 구성 시계는 프로그래밍 가능한 입력 소스와 주파수 합성을 지원합니다.
■ 여러 구성 시계 소스 지원 (내용 오시레이터 및 외부 시계 입력 핀)
■ 100MHz까지의 주파수를 가진 외부 시계 소스
내부 진동기를 33, 50, 66 MHz의 더 높은 주파수로 프로그램합니다.
■ 사용자 프로그래밍 할 수 있는 분할 계수를 사용하여 시계 합성을 지원합니다.
■ 100pin 플라스틱 쿼드 플래트 팩 (PQFP) 과 88pin UltraFineLine BGA (UFBGA) 팩으로 제공됩니다.
■ 100pin PQFP 패키지에 지원되는 모든 장치 사이의 수직 이동
■ 3.3V의 공급 전압 (핵 및 I/O)
■ IEEE Std. 1532 시스템 내 프로그래밍성 (ISP) 규격에 부합하는 하드웨어
Jam?? 표준 테스트 및 프로그래밍 언어 (STAPL) 를 사용하여
■ JTAG 경계 스캔을 지원합니다
■ nINIT_CONF 핀은 개인 JTAG 명령어를 FPGA 구성을 시작하도록 허용합니다.
■ nINIT_CONF 핀에 있는 내부 끌어올림 저항은 항상 활성화되어 있습니다.
■ nCS 및 OE 핀에 사용자 프로그래밍 가능한 약한 내부 당기 저항
■ 외부 플래시 인터페이스 주소 및 제어 라인, 데이터 라인 버스 대기
■ 전력 소모를 줄이는 대기 모드
가격 요구를 보내세요
주식:
MOQ:
1pcs
