CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 파이프 라인 SRAM 통합 회로 IC
CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 파이프라인 SRAM
| 키프로스 | |
| 제품 카테고리 | SRAM |
| RoHS: | 세부 사항 |
| 9 Mbit | |
| 256k x 36 | |
| 3.5 ns | |
| 166 MHz | |
| 병렬 | |
| 3.6V | |
| 3.135V | |
| 0 C | |
| + 70C | |
| SMD/SMT | |
| LQFP-100 | |
| 트레이 | |
| 브랜드: | 키프로스 |
| 메모리 타입: | SDR |
| 습도에 민감함: | 네 |
| 제품 종류: | SRAM |
| 시리즈: | CY7C1360S |
| 하위 분류: | 메모리 및 데이터 저장 |
기능 설명
CY7C1360C/CY7C1362C SRAM은 고급 SRAM로 262,144 x 36 및 524,288 x 18 SRAM 셀을 통합합니다.
동시 주변 회로와 내부 폭발 동작을 위한 2비트 카운터
양변 트리거 시계 입력 (CLK) 에 의해 제어되는 레지스터에 의해 게이트됩니다. 동기 입력
모든 주소, 모든 데이터 입력, 주소 파이프링 칩을 포함합니다. 깊이를 확장하는 칩을 허용합니다.
(CE2와 CE3), Burst Control 입력 (ADSC, ADSP, ADV), Write Enables (BWX, BWE) 및 Global
기록 (GW). 비동기 입력에는 출력 활성화 (OE) 와 ZZ 핀이 포함됩니다.
주소와 칩이 활성화되면 시계의 상승 가장자리에 등록됩니다
(ADSP) 주소 스트로브 컨트롤러 (ADSC) 가 활성화됩니다. 후속 번스트 주소는 내부로 설정 될 수 있습니다.
Advance pin (ADV) 에 의해 제어되는 방식으로 생성됩니다.
주소, 데이터 입력, 기록 제어 자율 기록 주기를 시작하기 위해 칩에 등록됩니다.이 부분은
바이트 쓰기 동작을 지원합니다 (더 자세한 내용은 핀 설명 및 진실 표 참조). 쓰기 주기가 가능합니다.
BYTE 기록 제어 입력에 의해 제어되는 1에서 2 또는 4 바이트의 폭이 될 수 있습니다.
모든 바이트가 기록됩니다.
CY7C1360B/CY7C1362B는 +3.3V 코어 전원 공급에서 작동하는 동안 모든 절단 장치가
+2.5 또는 +3.3V 전원 공급원. 모든 입력과 출력은 JEDEC 표준 JESD8-5에 호환됩니다.
특징
• 250MHz까지 버스 동작을 지원합니다.
• 사용가능 한 속도는 250, 200, 166 MHz 입니다.
• 파이프 라인 운영에 대한 등록 된 입력 및 출력
• 3.3V 코어 전원 공급
• 2.5V/3.3V I/O 동작
• 빠른 시계 출력 시간
2.8 ns (250MHz 장치)
3 ns (200MHz 장치)
3.5 ns (166MHz 장치에 대해)
• 높은 성능의 3-1-1-1 액세스 비율을 제공합니다.
• 사용자가 선택할 수 있는 burst 카운터 Intel® Pentium® 간첩 또는 선형 burst 순서를 지원
• 프로세서와 컨트롤러의 별도의 주소 스트로브
• 동기화 된 자율 기록
• 비동기 출력 활성화
• 단일 사이클 칩 선택 해제
• 납 없는 100핀 TQFP, 119볼 BGA 및 165볼 fBGA 패키지로 제공됩니다.
• TQFP는 3 칩 활성화 및 2 칩 활성화로 제공됩니다.
• IEEE 1149.1 JTAG 호환 경계 스캔
• 잠자리 모드 옵션
