GS88036CGT-200I SRAM 2.5 또는 3.3V 256K x 36 9M 통합 회로
GS88036CGT-200I SRAM 2.5 또는 3.3V 256K x 36 9M 통합 회로
| GSI 기술 | |
| 제품 카테고리 | SRAM |
| RoHS: | 세부 사항 |
| 9 Mbit | |
| 256k x 36 | |
| 6.5 ns | |
| 200MHz | |
| 병렬 | |
| 3.6V | |
| 2.3V | |
| 160mA, 190mA | |
| - 40C | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| 트레이 | |
| 브랜드: | GSI 기술 |
| 메모리 타입: | SDR |
| 습도에 민감함: | 네 |
| 제품 종류: | SRAM |
| 시리즈: | GS88036CGT |
| 72 | |
| 하위 분류: | 메모리 및 데이터 저장 |
| 상표명: | SyncBurst |
| 종류: | 파이프 라인/공류 |
설명
- 사용자를 위해 설정할 수 있는 흐름 또는 파이프 라인 작동을 위한 FT 핀
- 단일 사이클 선택 취소 (SCD) 동작
- 2.5V 또는 3.3V +10%/~10% 주력 전원 공급
- 2.5V 또는 3.3V I/O 공급
- 선형 또는 융합형 폭발 모드의 LBO 핀
- 모드 핀의 내부 입력 저항은 부동 모드 핀을 허용
- 인터레블 파이프라인 모드로 기본 설정
- 바이트 기록 (BW) 및/또는 글로벌 기록 (GW) 작업
- 내부 자율 기록 순환
- 휴대용 애플리케이션에 대한 자동 전원 차단
- JEDEC 표준 100개의 TQFP 패키지
- RoHS를 준수하는 100 점 TQFP 패키지 사용 가능
- 사용자를 통해 또는 파이프 라인을 통해 사용자 구성 가능한 흐름에 대한 FT 핀작업
- 단일 사이클 선택 취소 (SCD) 동작
- 2.5V 또는 3.3V +10%/- 10% 핵심 전원 공급
- 2.5V 또는3.3V I/O 공급
- 선형 또는 융합형 폭발 모드의 LBO 핀
- 모드 핀의 내부 입력 저항은 부동 모드 핀을 허용
- 인터레블 파이프라인 모드로 기본 설정
- 바이트 기록 (BW) 및/또는 글로벌 기록 (GW) 작업
- 내부 자율 기록 순환
- 휴대용 애플리케이션에 대한 자동 전원 차단
- JEDEC 표준 100lcad TQFP 패키지
- RoHS를 준수하는 100 점 TQFP 패키지 사용 가능
통제
주소, 데이터 I/O, 칩 활성화 (E1, E2, E3), 주소 폭발
제어 입력 (ADSP, ADSC, ADV) 및 기록 제어 입력
(Bx, BW, GW) 는 동기화되어
양변 트리거 시계 입력 (CK) 출력 활성화 (G)
및 전원 다운 제어 (ZZ) 는 비동기 입력입니다.
ADSP 또는 ADSC 입력으로 시작될 수 있습니다.
번스트 모드, 후속 번스트 주소가 생성됩니다
내부적으로 그리고 ADV에 의해 제어됩니다.
카운터는 선형 또는
선형 폭발 순서 (LBO) 입력과 간접 순서.
번스트 함수는 사용 할 필요가 없습니다. 새로운 주소를 로드 할 수 있습니다
칩 성능의 저하 없이 모든 사이클에서
유통량/ 파이프 라인
데이터 출력 레지스터의 기능은
FT 모드 핀 (Pin 14) 을 통해 사용자 FT 모드를 유지
핀 낮은 플로우 트러우 모드에 RAM을 위치, 발생
데이터 출력 레지스터를 우회하기 위한 출력 데이터
RAM을 Pipcline 모드로 높게 설정하여
엣지 트리거 데이터 출력 레지스터
SCD 파이프라인 판독
GS88018/32/36CT는 SCD (Single Cycle Desclect) 입니다.
파이프라인 동기 SRAM DCD (Dual Cycle Deselect)
SCD SRAMs 파이프 라인 선택 해제
읽기 명령보다 1단계 더 작습니다. SCD RAM
이식 후 즉시 출력을 끄는 것을 시작
입력 레지스터에 명령이 기록되었습니다.
바이트 기록 및 글로벌 기록
바이트 쓰기 작업은 바이트 쓰기 enable를 사용하여 수행됩니다.
(BW) 입력 한 개 또는 더 많은 개별 바이트 기록과 결합
신호 (Bx). 또한, 글로벌 기록 (GW) 은
한 번에 모든 바이트를 작성하는, 바이트 기록에 관계없이
제어 입력
잠자리 모드
낮은 전력 (스림 모드) 는 주장을 통해 달성됩니다.
ZZ 신호의 (높은) 또는 시계 (CK) 를 멈추는.
메모리 데이터는 잠자리 모드에서 유지됩니다.
코어 및 인터페이스 전압
GS8801 8/32/36CT는 a2.5 V 또는 3.3 V 전력에서 작동
공급. 모든 입력 3.3V와 2.5V가 호환됩니다.
출력 전력 (Vppo) 핀은 출력 소음을 분리하는 데 사용됩니다.
내부 회로에서 3.3V와 25V가 호환됩니다.
