IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz 동기화 SRAM 3.3v 통합 회로 IC
IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz 동기화 SRAM 3.3v
| ISSI | |
| 제품 카테고리 | SRAM |
| RoHS: | 세부 사항 |
| 9 Mbit | |
| 256k x 36 | |
| 3.1 ns | |
| 200MHz | |
| 병렬 | |
| 3.465V | |
| 3.135V | |
| 275mA | |
| - 40C | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| 튜브 | |
| 브랜드: | ISSI |
| 메모리 타입: | SDR |
| 습도에 민감함: | 네 |
| 항구 수: | 4 |
| 제품 종류: | SRAM |
| 시리즈: | IS61LPS25636A |
| 72 | |
| 하위 분류: | 메모리 및 데이터 저장 |
| 종류: | 동기화 |
| 단위 무게: | 00.023175 온스 |
설명
ISSI IS61LPS/VPS25636A, IS61LPS25632A
IS64L PS25636A와 IS61LPS/VPS51218A는 고
고속, 저전력 동기 정적 RAMS
컴퓨터에 대한 폭발성 높은 성능의 메모리를 제공하기 위해
통신 및 네트워크 응용 프로그램.
VPS25636A와 IS64L PS25636A는 다음과 같이 구성됩니다.
262이 IS61LPS25632A는
32비트로 구성된 262,144개의 단어입니다.
VPS51218A는 18비트의 524,288개의 단어로 구성되어 있습니다.
ISST의 첨단 CMOS 기술로 제작된
장치는 2비트 폭발 카운터를 통합하고, 고속
SRAM 코어, 그리고 하이 드라이브 능력 출력
단일 회로, 모든 동기 입력 장치가
음변 단위로 제어되는 레지스터
시계 입력
쓰기 주기는 내부적으로 자율 시계가 있고
클럭 입력의 상승 가장자리. 기록 주기가 될 수 있습니다
기록 컨트롤에 의해 제어되는 1에서 4 바이트 너비
입력
별도의 바이트가 가능하면 개별 바이트가 작성될 수 있습니다.
바이트 기록 작업은 바이트를 사용하여 수행됩니다.
하나 이상의 입력과 결합된 write enable (BWE)
개별 바이트 쓰기 신호 (BWx).
Write (GW) 는 모든 바이트를 동시에 쓸 수 있습니다.
바이트 기록 컨트롤에 상관없이
터치 ADSP (주소 상태) 를 통해 시작될 수 있습니다.
프로세서) 또는 ADSC (주소 상태 캐시 컨트롤러)
입력 핀. 후속 래스트 주소가 생성 될 수 있습니다.
내부적으로 관리되고 ADV에 의해 통제됩니다 (발동 주소
선행) 입력 핀.
모드 핀은 폭발 순서를 선택하거나...
der, 이 핀이 LOW로 묶여있을 때 선형 폭발이 달성됩니다.
이 핀이 HIGH 묶여있을 때 간간 파열 달성됩니다
아니면 떠다니며 남았죠.
특징
●내용 자동 시간 기록 순환
●개인 바이트 기록 제어 및 글로벌 기록
●시계 제어, 등록 주소, 데이터 및
통제
●MODE 입력을 이용한 폭발 순서 제어
●3개의 칩을 사용해서 간단한 깊이 탐사를 가능하게 합니다.
펜션 및 주소 파이프 라인
●공용 데이터 입력 및 데이터 출력
●오토파워 다운 해제
● 단일 사이클 선택 해제
● 저전력 대기상태를 위한 잠잠 모드
●JTAG BGA 패키지 경계 스캔
●전력 공급
LPS:VoD 3.3V 土5%, VoDa 3.3V/2.5V 土5%
VPS:VDD 2.5V土5%, VoDo 2.5V土5%
●JEDEC 100핀 QFP, 119볼 BGA 및 165-
공 BGA 패키지
● 납 없는 제품
