LV810FILFT 클럭 드라이버 및 배포 버퍼/클럭 드라이버 통합 회로 IC
LV810FILF
,LV810FILFT 통합 회로 IC
,클럭 드라이버 통합 회로 IC
LV810FILFT 클럭 드라이버 및 배포 버퍼/클럭 드라이버 통합 회로 IC
| IDT | |
| 제품 카테고리 | 시계 운전자 및 유통 |
| RoHS: | 세부 사항 |
| SSOP-20 | |
| LV810 | |
| 릴 | |
| 컷 테이프 | |
| 마우스 릴 | |
| 브랜드: | IDT |
| 높이: | 10.73mm |
| 길이는: | 7.2mm |
| 장착 방식: | SMD/SMT |
| 제품: | 시계 운전자 |
| 제품 종류: | 시계 운전자 및 유통 |
| 하위 분류: | 시계 및 타이머 IC |
| 너비: | 5.3mm |
| 부분 # 위명: | LV810 |
| 단위 무게: | 00.016000온스 |
설명
ICSLV810는 낮은 기울기 1.5V에서 2.5V, 1:10
이 장치는 데이터를 위해 특별히 설계되었습니다
통신 시계 관리.
하나의 입력 라인은 입력 시계에 대한 부하를 줄입니다.
TTL 레벨 출력은 부품의 노이즈 수준을 줄입니다.
시계와 신호 분산입니다.
특징
●20핀 QSOP/SSOP로 포장
●분기 1:10 방출 버퍼
●다양한 패키지의 출력 사이의 최대 편차
00.75 ns
● 최대 전파 지연 3.8 ns
●A 은행에서 1.5V에서 2.5V의 작동 전압
●B 및 C 뱅크에서 1.5V에서 2.5V의 작동 전압
●첨단, 저전력, CMOS 프로세스
●산업 온도 범위 -40°C ~ +85°C
●3.3V 용량 입력 VDDA=2.5V
●Pb (연) 없는 포장
설명
ICSLV810는 낮은 기울기 1.5V에서 2.5V, 1:10
이 장치는 데이터를 위해 특별히 설계되었습니다
통신 시계 관리.
하나의 입력 라인은 입력 시계에 대한 부하를 줄입니다.
TTL 레벨 출력은 부품의 노이즈 수준을 줄입니다.
시계와 신호 분산입니다.
특징
●20핀 QSOP/SSOP로 포장
●분기 1:10 방출 버퍼
●다양한 패키지의 출력 사이의 최대 편차
00.75 ns
● 최대 전파 지연 3.8 ns
●A 은행에서 1.5V에서 2.5V의 작동 전압
●B 및 C 뱅크에서 1.5V에서 2.5V의 작동 전압
●첨단, 저전력, CMOS 프로세스
●산업 온도 범위 -40°C ~ +85°C
●3.3V 용량 입력 VDDA=2.5V
●Pb (연) 없는 포장
외부 부품
ICSLV810은 최소한의 외부
적절한 작동을 위한 부품
분리 콘덴시터
0.01μF의 분리 콘덴시터는 연결되어야 합니다.
VDD와 GND 사이로 가능한 한 이 핀에 가깝습니다.
최적의 장치 성능을 위해, 분리 콘덴서
PCB의 구성 요소 쪽에 장착되어야 합니다.
분리 회로에서 비아를 사용하지 마십시오.
시리즈 종료 저항
클럭 출력과 PCB 추적
1 인치 이상, 시리즈 종료 사용해야합니다.
502 추적 (일반적으로 사용되는 추적)
임피던스 (impedance) 는 33Q2 레지스터를 시계 선과 함께 연속으로 배치합니다.
시계의 출력 핀에 가능한 한 가까이.
시계 출력의 저항은 202입니다.
PCB 레이아웃 권고
최적의 장치 성능과 최저 출력 단계
소음, 다음 지침을 준수해야합니다.
1) 0.01μF 분리 콘덴서 는
VDD 핀에 가장 가까운 보드의 구성 요소 쪽
가능한 한, 비아스를 사용하지 않아야 합니다.
디커플링 콘덴서와 VDD 핀. PCB를 VDD로 추적
피니는 가능한 한 짧아야 합니다.
토양으로 추적합니다.
2) EMI를 최소화하기 위해 332 시리즈 종료 저항,
필요한 경우, 시계 출력 근처에 배치되어야 합니다.
