CY7C1411KV18-250BZXC SRAM - 동기 QDR II 메모리 IC 36Mbit 병렬 250 MHz ICS
CY7C1411KV18-250BZXC
,CY7C1411KV18-250BZXC 메모리 IC
,SRAM - 동기 QDR II 메모리 IC
CY7C1411KV18-250BZXC SRAM - 동기 QDR II 메모리 IC 36Mbit 병렬
250MHz ICS
| 인피니온 | |
| 제품 카테고리 | SRAM |
| RoHS: | 세부 사항 |
| 36 Mbit | |
| 4 M x 8 | |
| 450 PS | |
| 250 MHz | |
| 평행 | |
| 1.9V | |
| 1.7V | |
| 460mA | |
| 0 C | |
| + 70C | |
| SMD/SMT | |
| FBGA-165 | |
| 트레이 | |
| 브랜드: | 인피니온 테크놀로지 |
| 메모리 타입: | 휘발성 |
| 습도에 민감함: | 그래요 |
| 제품 종류: | SRAM |
| 시리즈: | CY7C1411KV18 |
| 하위 분류: | 메모리 및 데이터 저장 |
| 종류: | 동기화 |
설명
CY7C1411KV18, CY7C1426KV18, CY7C1413KV18, 그리고 CY7C1415KV18는 1.8V 동기
파이프 라인 SRAM,QDR II 아키텍처를 갖추고 QDR II 아키텍처는 두 개의 별도의 포트로 구성됩니다.
읽기 포트와 쓰기 포트는 메모리 배열에 액세스합니다. 읽기 포트는 전용 데이터 출력을 가지고 있습니다.
읽기 동작을 지원하고 쓰기 포트에는 쓰기 동작을 지원하기 위한 전용 데이터 입력 장치가 있습니다.
QDR II 아키텍처는 데이터 입력과 데이터 출력을 분리하여
뚜렷한 I/O 장치와 함께 존재하는 데이터 버스. 각 포트는
commonaddressbus. 읽기 및 쓰기 주소를 위한 주소는
입력 (K) 시계.QDR II 읽기 및 쓰기 포트에 액세스하는 것은 서로 독립적입니다.
데이터 처리량을 극대화하기 위해 읽기 및 쓰기 포트 모두 DDR 인터페이스가 장착되어 있습니다.
위치는 4개의 8비트 단어 (CY7C1411KV18) 와 9비트 단어 (CY7C1426KV18) 와 18비트 단어와 연관되어 있습니다.
(CY7C1413KV18) 또는 36비트 단어 (CY7C1415KV18) 를 연속적으로 장치에 입력하거나 종료합니다.
왜냐하면 두 개의 입력 시계의 모든 상승 가장자리에 장치로 데이터 전송이 가능하기 때문에
(K 및 K 및 Cand C) 는 메모리 대역폭을 극대화하고 시스템 디자인을 단순화함으로써
버스 ¥회전 ¥. 포트 선택으로 깊이 확장이 이루어집니다.
독립적으로.모든 동기 입력값은 K 또는 K 입력 시계에 의해 제어되는 입력 레지스터를 통과합니다.
모든 데이터 출력은 C 또는 C (또는 단일 클럭 도메인에서 K 또는 K) 에 의해 제어되는 출력 레지스터를 통과합니다.
입력 시계는 칩 상의 동기화 된 자동 타이밍 기록 회로로 수행됩니다.
특징
■ 독립적인 읽기 및 쓰기 데이터 포트를 분리
동시 거래 지원
■ 333MHz 클럭
■ 주소 버스 주파수를 줄이기 위한 네 단어 폭발
■ 이중 데이터 속도 (DDR) 333MHz에서 읽기 및 쓰기 포트 모두에 대한 인터페이스 ((666MHz에서 전송된 데이터)
■ 두 개의 입력 시계 (K 및 K) 를 통해 정확한 DDR 시계를 설정합니다.
SRAM은 상승한 가장자리를 사용합니다.
■ 출력 데이터 (C 및 C) 를 위한 두 개의 입력 시계는 시계와 비행 시간 오차를 최소화합니다.
■ 에코 시계 (CQ 및 CQ) 는 고속 시스템에서 데이터 수집을 단순화합니다.
■ 단일 멀티플렉스드 주소 입력 버스
■ 깊이를 확장하기 위한 별도의 포트 선택
■ 동기화 된 내부 자율 기록
■ QDR® II는 DOFF가 HIGH로 설정되면 1.5 사이클 읽기 지연 시간으로 작동합니다.
■ DOFF가 낮은 상태에서 1주기 읽기 지연시간으로 QDR I 장치와 비슷하게 작동합니다.
■ × 8, × 9, × 18 및 × 36 구성으로 제공됩니다.
■ 가장 최신 데이터를 제공하는 완전한 데이터 일관성
■ 코어 VDD = 1.8 V (±0.1 V); I/O VDDQ = 1.4 V에서 VDD
■ 165 볼 FBGA 패키지 (13 × 15 × 1.4 mm) 에서 제공 됩니다.
■ Pb가 없는 패키지와 Pb가 없는 패키지 모두 제공됩니다.
■ 변동 구동 HSTL 출력 버퍼
■ JTAG 1149.1 호환된 테스트 액세스 포트
■ 정확한 데이터 배치를 위한 단계 잠금 루프 (PLL)
