MAX3782UTK+TD ADI DUAL 1.25Gbps 트랜시버 통합 회로
MAX3782UTK+TD
,MAX3782UTK+TD 트랜시버 IC
,트랜시버 융합 회로
MAX3782UTK+TD ADI DUAL 1.25Gbps 트랜시버 통합 회로
| 아날로그 디바이스 | |
| 제품 카테고리 | ADI |
| 브랜드: | 아날로그 기기 / 맥심 통합 |
| 시리즈: | MAX3782 |
설명
MAX3782는 이중 1.25Gbps 데이터 재시간 및 클럭 복구 트랜시버입니다. 1.25Gbps 인터페이스
LVDS 데이터 및 1000Base-SX/LX (IEEE 802.3z-2000) 에 호환되는 1.25Gbps 일련 인터페이스로 시계가
표준, GBIC 및 작은 형식 인자 플러그 (SFP) 모듈 인터페이스 권고.
이차 송신기와 수신기는 칩에 있는 ACcoupled CML 인터페이스를 사용하여 PECL 호환이 가능합니다.
상위 전향 및 후방 끝을 위한 종료/편향 저항. 전송 경로는 LVDS를 변환
CML에 신호를 전달하고 낮은 jitter 참조 시계로 일련 데이터를 재시계합니다. 송신기 섹션에는
LVDS 버퍼, FIFO, 클럭 멀티플리커 및 CML 출력 버퍼. 송신기는 단일 1.25Gbps를 수용합니다.
일련 데이터 채널 및 IEEE Std와 호환되는 625MHz 이중 데이터 속도 (DDR) 시계
1596-1996 DC 사양. 연쇄 LVDS 데이터는 625MHz의 양쪽 가장자리에 FIFO에 클럭됩니다.
소스 동기 TCLK. 데이터는 FIFO에서 내부 1.25GHz 시계
낮은 jitter 125MHz 참조. 일련 데이터는 차분 CML로 클럭됩니다. 수신 경로는 변환
CML 신호를 LVDS에 전송하고 소스 싱크론 클럭 (RCLK) 을 검색하기 위해 데이터 스트림에 잠금합니다.
수신 섹션에는 CML 입력 버퍼, 클럭 복구 회로 및 LVDS 출력 버퍼가 있습니다.
CML 일련 데이터 스트림을 받아들이고 클럭 복구 단계 잠금 루프 (PLL) 는 입력된 데이터 스트림을 잠금합니다.
일련 데이터 스트림 및 625MHz LVDS DDR 클럭을 생성합니다. RCLK 가장자리는 眼의 중심에 있습니다.
RDAT 데이터.
